高频电路中的抗EMI设计研究

　　一、布局

　　EMI 的三要素包括干扰源、能量耦合途径和敏感系统,PCB 的布局就应从整体上综合考虑。首先根据PCB 尺寸确定元器件位置, PCB 尺寸过大或过小都会使EMI 产生的几率增加。然后确定特殊元器件(敏感元件等) 的位置,最后,根据电路的功能单元,设计功能区和子功能区的合并,保证信号电流流向一致的方向。

　　PCB 布局的基本原则包括:

　　(1) 在高频下工作的电路元器件应考虑元器件之间的分布参数,同时器件应均匀、整齐、紧凑地排列在PCB 上,尽量减少和缩短各元器件之间的引线和连接。这样,不但美观,而且装焊容易,易于批量生产,更重要的是减小EMI。

　　(2) 由于模拟信号易受数字信号的干扰,因此模拟电路应与数字电路隔开。

　　(3)一般将时钟电路放在PCB 板的中心位置或者是一个良好的接地位置,在时钟电路线的末端不能直接连信号线,否则时钟信号线将成为一个单极子天线而发射电磁干扰。时钟线路是主要的干扰和辐射源,要远离敏感电路,并使时钟走线最短;在安装震荡器或晶体时绝对不能使用插座,插座会增加自感并提供射频电流和谐波散射的通道,同时不能在靠近震荡器引脚或直接在震荡器下面布置迹线。

　　二、布线

　　在设计PCB 电路板布线时,要考虑到在可接受的费用范围内,需要多少信号层,同时考虑噪声抑制作用、信号分类隔离、布线网络数量、阻抗控制、元件密度等综合因素,达到EMC 设计标准。

　　1、布线的基本原则

　　①数字地与模拟地分开,尽量加宽电源线、地线宽度,它们的关系一般是:地线> 电源线> 信号线,通常信号线宽为:0. 2～0. 3mm,最细宽度可达0. 05～0.07mm,电源线为1. 2～2. 5 mm。电源层和地线层紧邻耦合,可降低电源阻抗,从而降低EMI。

　　②布线尽可能避免拐直角,那样在直角处会产生电磁辐射,如图1 所示。关键信号不得跨越分割区域,否则电磁辐射和信号串扰都会急剧增加。在PCB 设计中最常见的问题就是信号线跨越分割地或电源而产生EMI 问题。

　　③高速差分信号走线尽可能采用紧耦合方式,确保带状线,微带状线及其参考平面符合要求,所有信号走线应尽量远离板边缘,对于多点连接网络,应选择合适的拓扑结构,以减小信号反射,降低EMI 辐射。

　　

　　④在成本许可的前提下,增加地线层数量,将信号层紧邻地平面层可以减少EMI 辐射。为了防止PCB 板的传输线等高频部分向外辐射,应增加PCB 板的厚度,尽量减小微带线的厚度,同时增加PCB 板的介电常数,以防止靠近PCB 板的传输线等高频部分向外辐射。

　　2、环路布线

　　信号流出至信号流入形成信号环路,每个环路都相当于一个天线,这是PCB 设计中EMI 控制的关键,在布线时必须加以控制。设计时要了解每一关键信号的流向,关键信号要靠近回流路径布线,确保其环路面积最小。

　　对于差模辐射(见图2) ,EMI 辐射强度(E) 与电流、电流环路的面积以及频率的平方成正比,E = 其中E为最大辐射磁场(μV/ m ) ,r 为环路中心到测量天线之间的距离(m) ,f 为频率(MHz) , Is 为电流(mA) ,A 为回路面积(cm2) 。所以应尽量减小环路的数量、回路的面积以及环路的天线效应,确保信号在任意的两点上只有唯一的一个回路路径,以减小EMI 的辐射。

　　

　　3、20 - H 和3 - W原则

　　在一定频率下,两金属板的边缘会产生辐射,为了减小EMI 的产生,印制电路板的物理尺寸应比最靠近的接地板的物理尺寸小20 - H ,如图2所示。当印制线的间距比较小时, 两线会发生EMI 现象,一般采用3 - W 原则来减小EMI 的耦合。

　　三、滤波

　　在电源线和信号线上都可以采取滤波来减小EMI ,方法有三种:去耦电容、EMI 滤波器、磁性元件。

　　

　　四、去耦电容

　　①在电源、地线之间加上去耦电容是PCB 设计的常规做法之一,电源输入端跨接10 ～100μf的电解电容器,如有可能,接100μF 以上的更好,如图3 所示。

　　②原则上每个集成电路芯片都应布置一个0. 01p F 的电容,有些抗噪能力弱、关断时电源变化大的器件,应在芯片的电源线和地线之间直接接入去耦电容。放置电容与芯片相距不能太远,否则去耦效果大打折扣,如图3 、4 的对比。同时电容引线不能太长,尤其是高频旁路电容不能有引线。

　　五、EMI 滤波器

　　抗EMI 电子元件品种很多,如电感类、电容类、压敏电阻类、LC 组合件类、常规EMI 滤波器类等。各类又包含许多品种类型,三引线圆片电容器、叠层片式浪涌吸收器、铁氧体扼流图等。

　　六、磁性元件

　　磁珠是在邻近线路间增加了电感的铁氧体陶瓷,来用做高频抑制,降低EMI 的辐射。在配合高频扼流环节时一般使用的是中心孔有导线的高频铁氧体磁珠。

　　七、阻抗匹配

　　共模电流和差模电流都决定了传播的RF 能量的大小,但由于大量的因素和寄生参数的影响,使得差模电压产生共模电流,在高速PCB 中共模噪声是产生EMI 的主要因素之一。共模(CM) 辐射是由于在电路设计之外的电压降造成的。.如图5 所示,假设A、B 的地线分布电感为L ,设备B 对地有一分布电容C , 接地电阻为Rd ,由于电路阻抗不匹配,在设备A、B 上产生的压降

　　

　　其中Rd , L , C 与地线阻抗是造成EMI 辐射的关键因素。在设计PCB 电路时,应考虑不同模块共同接地时阻抗匹配问题,进而减小共模辐射所带来的EMI。

　　

　　八、降低高频器件的速度

　　在高速逻辑电路(上升时间小于3ns 或4ns时) ,若传输延时与信号的上升时间相比不可忽略,那么振铃产生的频率使电磁干扰增大,为了控制这种情况采用带状与微带线技术。当信号沿的时间接近0. 5ns 时电源系统的稳定性、EMI 问题变得十分突出。所以,在满足系统性能要求的情况下,尽量降低器件的速度。

　　九、测试

　　EMI 的设计是为了满足EMC 要求, 测试EMC是衡量EMI设计好坏的一项很重要的措施。EMI测试包括测试方法、测量仪器和试验场所,测试方法以各类标准为依据;测量仪器以频域为基础。在测试仪器方面,以频谱分析仪为核心的自动检测系统,可对系统的单个元器件, PCB板、整机与电缆等进行全方位的三维测试,显示真实的电磁辐射状况。

　　尽管测试不可能保证产品通过所有项目的标准测试,但可以消除绝大部分的电磁干扰,而且能够改进设计,抑制EMI 发射。