电子产品PCB设计实用经验问答（八）

　　在高速PCB设计中，信号层的空白区域可以敷铜，那么多个信号层的敷铜是都接地好呢，还是一半接地，一半接电源好呢？
　　一般在空白区域的敷铜绝大部分情况是接地。 只是在高速信号线旁敷铜时要注意敷铜与信号线的距离， 因为所敷的铜会降低一点走线的特性阻抗。 也要注意不要影响到它层的特性阻抗， 例如在dual stripline的结构时。
　　的设计有什么规范可以参照吗？如何根据板子的实际情况设计test coupon？有什么需要注意的问题？谢谢！
　　是用来以TDR （Time Domain Reflectometer） 测量所生产的PCB板的特性阻抗是否满足设计需求。 一般要控制的阻抗有单根线和差分对两种情况。 所以， test coupon上的走线线宽和线距（有差分对时）要与所要控制的线一样。 最重要的是测量时接地点的位置。 为了减少接地引线（ground lead）的电感值， TDR探棒（probe）接地的地方通常非常接近量信号的地方（probe tip）， 所以， test coupon上量测信号的点跟接地点的距离和方式要符合所用的探棒。 以下提供两篇文章参考
　　点选
　　为了最大限度的保证高速信号质量，我们都习惯于手工布线，但效率太低。使用自动布线器又无法监控关键信号的绕线方式，过孔数目、位置等。手工走完关键信号再自动布线又会降低自动布线的布通率，而且自动布线结果的调整意味着更多的布线工作量，如何平衡以上矛盾，利用优秀的布线器帮助完成高速信号的布线？
　　现在较强的布线软件的自动布线器大部分都有设定约束条件来控制绕线方式及过孔数目。 各家EDA公司的绕线引擎能力和约束条件的设定项目有时相差甚远。 例如， 是否有足够的约束条件控制蛇行线（serpentine）蜿蜒的方式， 能否控制差分对的走线间距等。 这会影响到自动布线出来的走线方式是否能符合设计者的想法。 另外， 手动调整布线的难易也与绕线引擎的能力有绝对的关系。 例如， 走线的推挤能力， 过孔的推挤能力， 甚至走线对敷铜的推挤能力等等。 所以， 选择一个绕线引擎能力强的布线器， 才是解决之道。
　　如果您对蔽公司Expedition有兴趣试看看我们的绕线引擎， 请电21-64159380, 会有专人为您服务。
　　一些系统中经常有A/D，问：要提高抗干扰性，除了模拟地和数字地分开只在电源一点连接，加粗地线和电源线外，希望专家给一些好的意见和建议！
　　除了地要分开隔离外， 也要注意模拟电路部分的电源， 如果跟数字电路共享电源， 最好要加滤波线路。 另外， 数字信号和模拟信号不要有交错， 尤其不要跨过分割地的地方（moat）。
　　在实际布线中，很多理论是相互冲突的；例如： 1。处理多个模/数地的接法：理论上是应该相互隔离的，但在实际的小型化、高密度布线中，由于空间的局限或者绝对的隔离会导致小信号模拟地走线过长，很难实现理论的接法。我的做法是：将模/数功能模块的地分割成一个完整的孤岛，该功能模块的模/数地都连接在这一个孤岛上。再通过沟道让孤岛和“大”地连接。不知这种做法是否正确？ 2。理论上晶振与CPU的连线应该尽量短，由于结构布局的原因，晶振与CPU的连线比较长、比较细，因此受到了干扰，工作不稳定，这时如何从布线解决这个问题？诸如此类的问题还有很多，尤其是高速PCB布线中考虑EMC、EMI问题，有很多冲突，很是头痛，请问如何解决这些冲突？多谢！
　　基本上， 将模/数地分割隔离是对的。 要注意的是信号走线尽量不要跨过有分割的地方（moat）， 还有不要让电源和信号的回流电流路径（returning current path）变太大。
　　晶振是模拟的正反馈振荡电路， 要有稳定的振荡信号， 必须满足loop gain与phase的规范， 而这模拟信号的振荡规范很容易受到干扰， 即使加ground guard traces可能也无法完全隔离干扰。 而且离的太远， 地平面上的噪声也会影响正反馈振荡电路。 所以， 一定要将晶振和芯片的距离进可能靠近。
　　确实高速布线与EMI的要求有很多冲突。 但基本原则是因EMI所加的电阻电容或ferrite bead, 不能造成信号的一些电气特性不符合规范。 所以， 最好先用安排走线和PCB叠层的技巧来解决或减少EMI的问题， 如高速信号走内层。 最后才用电阻电容或ferrite bead的方式， 以降低对信号的伤害。