设计PCB中容易忽视的问题

　　适当选择PCB抄板与外壳接地的点的原则是什么？
　　选择pcb抄板与外壳接地点选择的原则是利用 chassis ground 提供低阻抗的路径给回流电流（returning current）及控制此回流电流的路径。例如，通常在高频器件或时钟产生器附近可以借固定用的螺丝将 PCB抄板的地层与 chassis ground 做连接，以尽量缩小整个电流回路面积，也就减少电磁辐射。
　　在高速 PCB 设计中，信号层的空白区域可以敷铜，而多个信号层的敷铜在接地和接电源上应如何分配？
　　一般在空白区域的敷铜绝大部分情况是接地。 只是在高速信号线旁敷铜时要注意敷铜与信号线的距离， 因为所敷的铜会降低一点走线的特性阻抗。 也要注意不要影响到它层的特性阻抗， 例如在 dual strip line 的结构时。
　　在高密度PCB板上通过软件自动产生测试点一般情况下能满足大批量生产的测试要求吗？
　　一般软件自动产生测试点是否满足测试需求必须看对加测试点的规范是否符合测试机具的要求。另外，如果走线太密且加测试点的规范比较严，则有可能没办法自动对每段线都加上测试点，当然，需要手动补齐所要测试的地方。
　　添加测试点会不会影响高速信号的质量？
　　至于会不会影响信号质量就要看加测试点的方式和信号到底多快而定。基本上外加的测试点（不用线上既有的穿孔（via or DIP pin）当测试点）可能加在线上或是从线上拉一小段线出来。前者相当于是加上一个很小的电容在线上，后者则是多了一段分支。这两个情况都会对高速信号多多少少会有点影响，影响的程度就跟信号的频率速度和信号缘变化率（edge rate）有关。影响大小可透过仿真得知。原则上测试点越小越好（当然还要满足测试机具的要求）分支越短越好。
　　若干 PCB 抄板组成系统，各抄板之间的地线应如何连接？
　　各个 PCB 板子相互连接之间的信号或电源在动作时，例如 A抄板有电源或信号送到 B 抄板，一定会有等量的电流从地层流回到 A 抄板 （此为 Kirchoff current law）。这地层上的电流会找阻抗最小的地方流回去。所以，在各个不管是电源或信号相互连接的接口处，分配给地层的管脚数不能太少，以降低阻抗，这样可以降低地层上的噪声。另外，也可以分析整个电流环路，尤其是电流较大的部分，调整地层或地线的接法，来控制电流的走法（例如，在某处制造低阻抗，让大部分的电流从这个地方走），降低对其它较敏感信号的影响。
　　能介绍一些国外关于高速 PCB 设计的技术书籍和资料吗？
　　现在高速数字电路的应用有通信网路和计算机等相关领域。在通信网路方面，PCB 板的工作频率已达 GHz 上下，迭层数就我所知有到 40 层之多。计算机相关应用也因为芯片的进步，无论是一般的 PC 或服务器（Server），板子上的最高工作频率也已经达到 400MHz （如 Rambus） 以上。因应这高速高密度走线需求，盲埋孔（blind/buried vias）、mircrovias 及 build-up 制程工艺的需求也渐渐越来越多。 这些设计需求都有厂商可大量生产。
　　两个常被参考的特性阻抗公式：
　　微带线（microstrip） Z={87/[sqrt（Er+1.41）]}ln[5.98H/（0.8W+T）] 其中，W 为线宽，T 为走线的铜皮厚度，H 为走线到参考平面的距离，Er 是 PCB抄板材质的介电常数（dielectric constant）。此公式必须在0.1<（W/H）<2.0 及 1<（Er）<15 的情况才能应用。
　　带状线（stripline） Z=[60/sqrt（Er）]ln{4H/[0.67π（T+0.8W）]} 其中，H 为两参考平面的距离，并且走线位于两参考平面的中间。此公式必须在 W/H<0.35 及 T/H<0.25 的情况才能应用。
　　差分信号线中间可否加地线？
　　差分信号中间一般是不能加地线。因为差分信号的应用原理最重要的一点便是利用差分信号间相互耦合（coupling）所带来的好处，如 flux cancellation，抗噪声（noise immunity）能力等。若在中间加地线，便会破坏耦合效应。
　　刚柔板pcb设计是否需要专用设计软件与规范？国内何处可以承接该类电路板加工？
　　可以用一般设计 PCB 的软件来设计柔性电路板（Flexible Printed Circuit）。一样用 Gerber 格式给 FPC厂商生产。由于制造的工艺和一般 PCB 不同，各个厂商会依据他们的制造能力会对最小线宽、最小线距、最小孔径（via）有其限制。除此之外，可在柔性电路板的转折处铺些铜皮加以补强。至于生产的厂商可上网“FPC”当关键词查询应该可以找到。
　　电路板 DEBUG 应从那几个方面着手？
　　就数字电路而言，首先先依序确定三件事情： 1. 确认所有电源值的大小均达到设计所需。有些多重电源的系统可能会要求某些电源之间起来的顺序与快慢有某种规范。 2. 确认所有时钟信号频率都工作正常且信号边缘上没有非单调（non-monotonic）的问题。3. 确认 reset 信号是否达到规范要求。 这些都正常的话，芯片应该要发出第一个周期（cycle）的信号。接下来依照系统运作原理与 bus protocol 来 debug。