高速PCB设计指南七

 

　　第一篇    PCB基本概念
　　、“层（Layer） ”的概念
　　与字处理或其它许多软件中为实现图、文、色彩等的嵌套与合成而引入的“层”的概念有所同，Protel的“层”不是虚拟的，而是印刷板材料本身实实在在的各铜箔层。现今，由于电子线路的元件密集安装。防干扰和布线等特殊要求，一些较新的电子产品中所用的印刷板不仅有上下两面供走线，在板的中间还设有能被特殊加工的夹层铜箔，例如，现在的计算机主板所用的印板材料多在4层以上。这些层因加工相对较难而大多用于设置走线较为简单的电源布线层（如软件中的Ground Dever和Power Dever），并常用大面积填充的办法来布线（如软件中的ExternaI P1a11e和Fill）。上下位置的表面层与中间各层需要连通的地方用软件中提到的所谓“过孔（Via）”来沟通。有了以上解释，就不难理解“多层焊盘”和“布线层设置”的有关概念了。举个简单的例子，不少人布线完成，到打印出来时方才发现很多连线的终端都没有焊盘，其实这是自己添加器件库时忽略了“层”的概念，没把自己绘制封装的焊盘特性定义为“多层（Mulii一Layer）的缘故。要提醒的是，一旦选定了所用印板的层数，务必关闭那些未被使用的层，免得惹事生非走弯路。
　　、过孔
　　为连通各层之间的线路，在各层需要连通的导线的文汇处钻上一个公共孔，这就是过孔。工艺上在过孔的孔壁圆柱面上用化学沉积的方法镀上一层金属，用以连通中间各层需要连通的铜箔，而过孔的上下两面做成普通的焊盘形状，可直接与上下两面的线路相通，也可不连。一般而言，设计线路时对过孔的处理有以下原则：
　　（1） 尽量少用过孔，一旦选用了过孔，务必处理好它与周边各实体的间隙，特别是容易被忽视的中间各层与过孔不相连的线与过孔的间隙，如果是自动布线，可在”过孔数量最小化“ （ Via Minimiz8tion）子菜单里选择”on“项来自动解决。
　　（2） 需要的载流量越大，所需的过孔尺寸越大，如电源层和地层与其它层联接所用的过孔就要大一些。
　　、丝印层（Overlay）
　　为方便电路的安装和维修等，在印刷板的上下两表面印刷上所需要的标志图案和文字代号等，例如元件标号和标称值、元件外廓形状和厂家标志、生产日期等等。不少初学者设计丝印层的有关内容时，只注意文字符号放置得整齐美观，忽略了实际制出的PCB效果。他们设计的印板上，字符不是被元件挡住就是侵入了助焊区域被抹赊，还有的把元件标号打在相邻元件上，如此种种的设计都将会给装配和维修带来很大不便。正确的丝印层字符布置原则是：”不出歧义，见缝插针，美观大方“。
　　、SMD的特殊性
　　Protel封装库内有大量SMD封装，即表面焊装器件。这类器件除体积小巧之外的最大特点是单面分布元引脚孔。因此，选用这类器件要定义好器件所在面，以免”丢失引脚（Missing Plns）“。另外，这类元件的有关文字标注只能随元件所在面放置。
　　、网格状填充区（External Plane ）和填充区
　　正如两者的名字那样，网络状填充区是把大面积的铜箔处理成网状的，填充区仅是完整保留铜箔。初学者设计过程中在计算机上往往看不到二者的区别，实质上，只要你把图面放大后就一目了然了。正是由于平常不容易看出二者的区别，所以使用时更不注意对二者的区分，要强调的是，前者在电路特性上有较强的抑制高频干扰的作用，适用于需做大面积填充的地方，特别是把某些区域当做屏蔽区、分割区或大电流的电源线时尤为合适。后者多用于一般的线端部或转折区等需要小面积填充的地方。
　　、焊盘
　　焊盘是PCB设计中最常接触也是最重要的概念，但初学者却容易忽视它的选择和修正，在设计中千篇一律地使用圆形焊盘。选择元件的焊盘类型要综合考虑该元件的形状、大小、布置形式、振动和受热情况、受力方向等因素。Protel在封装库中给出了一系列不同大小和形状的焊盘，如圆、方、八角、圆方和定位用焊盘等，但有时这还不够用，需要自己编辑。例如，对发热且受力较大、电流较大的焊盘，可自行设计成”泪滴状“，在大家熟悉的彩电PCB的行输出变压器引脚焊盘的设计中，不少厂家正是采用的这种形式。一般而言，自行编辑焊盘时除了以上所讲的以外，还要考虑以下原则：
　　（1）形状上长短不一致时要考虑连线宽度与焊盘特定边长的大小差异不能过大；
　　（2）需要在元件引角之间走线时选用长短不对称的焊盘往往事半功倍；
　　（3）各元件焊盘孔的大小要按元件引脚粗细分别编辑确定，原则是孔的尺寸比引脚直径大0.2- 0.4毫米。
　　、各类膜（Mask）
　　这些膜不仅是PcB制作工艺过程中必不可少的，而且更是元件焊装的必要条件。按”膜“所处的位置及其作用，”膜“可分为元件面（或焊接面）助焊膜（TOp or Bottom 和元件面（或焊接面）阻焊膜（TOp or BottomPaste Mask）两类。 顾名思义，助焊膜是涂于焊盘上，提高可焊性能的一层膜，也就是在绿色板子上比焊盘略大的各浅色圆斑。阻焊膜的情况正好相反，为了使制成的板子适应波峰焊等焊接形式，要求板子上非焊盘处的铜箔不能粘锡，因此在焊盘以外的各部位都要涂覆一层涂料，用于阻止这些部位上锡。可见，这两种膜是一种互补关系。由此讨论，就不难确定菜单中
　　类似”solder Mask En1argement“等项目的设置了。
　　、飞线，飞线有两重含义：
　　（1）自动布线时供观察用的类似橡皮筋的网络连线，在通过网络表调入元件并做了初步布局后，用”Show 命令就可以看到该布局下的网络连线的交叉状况，不断调整元件的位置使这种交叉最少，以获得最大的自动布线的布通率。这一步很重要，可以说是磨刀不误砍柴功，多花些时间，值！
　　另外，自动布线结束，还有哪些网络尚未布通，也可通过该功能来查找。找出未布通网络之后，可用手工补偿，实在补偿不了就要用到“飞线”的第二层含义，就是在将来的印板上用导线连通这些网络。要交待的是，如果该电路板是大批量自动线生产，可将这种飞线视为0欧阻值、具有统一焊盘间距的电阻元
　　件来进行设计
　　第二篇    避免混合讯号系统的设计陷阱
　　内容：要想成功的运用现在的SOC，板级和系统级设计师必须了解如何最好地放置元件，布置走线，以及利用保护元件。
　　它们被称为数码式蜂窝电话，但其中所包含的模拟功能，比较起所谓的模拟蜂窝电话之前度品种还要多。事实上，需要处理连续状态值（例如语音，影像，温度，压力等）的任何系统，都会有它的模拟功能，那怕是在其名字里出现数码式这个词语。今天的多媒体PC也毫无例外，它们有着语音和影像的输入和输出，对发热的中央处理机进行迫切的温度监示，以及高性能调制解调器，这些系统同样地，其混合讯号功能清单上的项目也愈来愈多。
　　两种系统的趋势对於进行混合设计的人们来说，又带来了新的挑战。便携式通讯和运算器件的体积重量不断减少，但又不断地推高功能。而桌面系统又不断提高中央处理机能力和通讯周边的速度。肯定的是，在设计现代的数码电路板同时又要避免振铃、噪声引致的差错，和地电位跳动等问题，实在相当困难的。但是，当你添加那些易受噪声影响的模拟讯号线路逼近於方波激励的数码式数据线路，问题更为严重。
　　在芯片级，现时的SOC（芯片上的系统）需要有逻辑电路、模拟电路，以及热动力学设计方面的专才。要成功地使用这些IC，板级和系统级设计师需要了解如何最好地放置元件，布置走线，以及利用保护元件。
　　本文讲述的是现时混合讯号系统设计中的常见陷阱，并提供一些指引以清除或移开它们。不过，在探讨特定问题和作出提议之前，先详细看看系统设计的两种潮流-小型化和高速化-如何影响这些问题，会有很大的帮助。
　　、 “小型化”的趋势
　　拿1999年的蜂窝电话与五年前的产品作个比较，芯片数目少得很多，重量和体积大幅减少，电池寿命大幅延长。在这个进程中，主要因素是混合讯号IC解决方案中有很大进展。不过，随着芯片几何尺寸的缩减，电路板上布线的间距趋近，物理学的规律开始呈现出来。
　　并行的走线愈来愈接近产生了愈来愈大寄生电容耦合，而这简直是和距离平方成反比关系的结果，以前只有少数几根走线的空间，现在纳入了许多走线，结果，甚至是不相邻的走线之间的电容性耦合也会构成问题。
　　蜂窝电话，由其性质所决定，是被人拿着使用的设备。在低温度的日子里，你正在地毯上走来走去，然後拿起蜂窝电话，接着“啪”-这就会把一个高电压，静电放电（ESD）脉冲传到这个设备那里。如果没有适当的ESD保护，一个或多个IC有可能受到损坏。不过，增添外部元件来保护ESD的破坏又会与小型化趋势相违背。
　　另一个问题是能源管理，蜂窝电话用户希望电池的两次充电之间隔愈长愈好。这意味着DC-至-DC转换器必须是很高效率的。开关技术是它的答案，但在此情况下，转换器也成了它自己的潜在噪声源。所以必须小心选择、放置转换器，也要小心进行互连。还有，由於体积是不可忽视的因素，应该选择可以采用物理尺寸最小的无源元件的那种部件。如果采用线性稳压器的话，应该挑选超低压差式的，可让输出维持於最小电池电压。这就能让电池不再提供足够电能之前尽行地放电。
　　、 “高速化”趋势
　　将1999年中档PC的规格与五年前的相比较，它的中央处理机速度提高了大约一个数量级，而由CPU消耗的电流也提高了约一个数量级。当你将高速度和大电流结合一起，V=L（di/dt）关系式中的“di/dt”部份大幅地提高。事实上，电路板中半寸长的地线可能会感应起超过1伏特的电压於其上。对於转换器来说，地电位参考线会感应电压的话，可能导致运作停止。
　　为要达致这些更高的速度，IC在设计和制造上都采用深度次微米尺寸（例如0.35μm）。这虽然缩减了几何尺寸而得到快得多的性能，但也会令这些器件更容易招致锁上（latch-up）及由瞬变引起的损害。而且，这些器件也要求更紧逼的能源管理以符合愈来愈严格的允许电压范围。
　　现时的10／100Ethernet网络介面卡（NIC）就是良好的例子，原来的10Base－T芯片是大尺寸的CMOS器件，对於过电压损坏相对地是不那麽敏感的。然而，新型的芯片采用了0.35μm的线宽，对於锁上以及因瞬变而失效非常敏感-因电能引致和雷电引致的瞬变。
　　现代的服务器，具有SMP（对称多处理能力）的体系结构，以及CPU以500MHz或以上的频率来运作，就是能源分布挑战方面的好例子。你不可以简单地建造一个5V电源并把布线引到相应的总线。以500MHz上限达20A或30A的电流开关，它要求於每个使用点（point-of-use）实际上有独立的转换器，还加上一个更大的一级电压源对这些转换器的全部进行供电。
　　趋势要求具有热交换（hotswap）的能力，意味着你要能做到在现用系统里插入或除下电路板。这样做也是预告会有瞬变产生的。如此一来，无论插入的板抑或主板都必须有适当的保护作用。
　　无论小型化或高速化的趋势都有其独特的问题。例如，大电流能源分布对於小型、便携、手持式设备来说，就不是个大问题。而对於桌面电脑和服务器来说，延长的电池寿命也不会成为问题。不过，锁上和瞬变引致的损坏，在上述两方面都成为问题。
　　、锁上和瞬变
　　对深度次微米IC从线宽的瞬变恶化了关於过电压状态的敏感性，意味着你要聪明一点，对这些器件进行保护，但同时又不要影响它们的性能。
　　在一个保护输入里，任何保护元件於正常运作下都必须呈现为一个高阻抗电路。它必须加载尽可能小的电容负荷，例如，假定它是对正常输入讯号加入小小效应的话。不过，在过电压的一瞬间，那同一个器件必须成为该瞬变电能的主要通路，将它从受保护器件的输入中引开。还有，保护器件的承受电压应该高於它保护的引脚上的最大允许电压。同理，它的箝位电压要足够低，以防止受保护器件的损坏，这是由於在瞬变情况下，输入上的电压会是保护器件的箝位电压。
　　以前，瞬变电压抑制（TVS）二极管在印刷电路板上有效地将瞬变箝位。传统的（TVS）二极管是固态PN结器件，低至5V的电压也工作得很好。它们有快速的响应时间，低的箝位电压，高的电流浪涌能力-全都是所希望的特性。不过，传统TVS二极管的问题是低於5V以下会抬起它的头。在这里，它们所采用的雪崩技术是个障碍。要在5V以下达致Stand-off电压，要采用高度的掺杂（在1018/cm-3或以上）。这反过来，又会引致更高的电容和漏电电流，两者都会损害高性能的。传统的TVS二极管具有电压相关的电容，随电压减少而增加。例如，在5V下，典型的ESD保护二极管会有400pF的结电容。我们可以想像一下，这样的电容性负载加於100Base－TEthernet发射器或接收器的输入节点，或加於通用串行总线（USB）输入，会有甚麽问题。而且，这些正正是最需要进行瞬变保护的那些电路类型。
　　低於5V电压的情况下，传统的TVS二极管并非真正的选项。但这也不是说你再无可选择的了。由加州伯克莱大学和Semtech公司（加州NewburyPark市）共同开发的一种新技术，提供了一直低至2.8V工作电压的瞬变和ESD保护。你可以在一系列的TVS器件中去选定一种，具有合适的电容，stand-off电压，和箝位电压来符合自己系统的要求。之後，还要考虑应把该器件放在板上的甚麽地方，如何给电路板布线等问题。
　　在保护通路中的寄生电感会引起高电压的过冲及令IC损坏。在快速上升时间瞬变的情况尤甚，例如ESD。由ESD感应起的瞬变，据IEC1000-4-2的定义，会在不到1纳秒（ns）内到达它的峰值。以走线电感20nH／寸来计算，4份1寸走线自10A脉冲会引起50V的过冲。
　　你必须考虑所有可能的感应通路，包括地线返回通路，在TVS和保护线路之间的通路，以及由连接器至TVS器件的通路。而且，TVS器件应该尽可能地靠近连接器放置，以便将瞬变耦合到靠近的其他走线。
　　一块10／100Ethernet板是需要进行瞬变保护的子系统。在Ethernet交换器和路由器中所用的器件是暴露在高能量，雷电感应瞬变之下的。而所用的深度次微米IC在设计上对过电压锁上又是极度敏感的。在典型系统里，每个端口所用的双绞线对介面由两个不同的讯号对所组成-一对用於发射器，另一对用於接收器。发射器输入通常是最容易受到损坏的，在一个线路对中会出现有差异的致命性放电，并且透过变压器以电容性地耦合到EthernetIC。
　　有一种情况是，讯号频率很高（100Mbit/s）而供电电压又低（典型是3.3V），保护器件必须有很低的容性负载，而其stand-off电压远低於5V。还有另一种情况，其中在保护通路中的寄生电感可以导致很大的电压过冲。为使效率提到最高，电路板的布线应该是，保护器和受保护线路之间的通路必须减至最低，而在RJ45连接器和保护器之间的通路长度也减至最低。
　　、热交换／即插即用
　　愈来愈多的系统其设计是，在系统仍然加电期间，允许插板或插头随时插入和拔除。那些插板或插头会插入到或拔除自带有讯号，电源线和地线的插座，而且有很高机会产生瞬变。此外，该系统还能够动态地调整其电源，以适应突然增加或减少的电流负载。
　　蜂窝电话或其他可携电子设备会无心地带电期间插入到或拔除自充电的系统。这同样也会产生瞬变。在这里，除了瞬变保护之外，还需要有能源管理以适应突然增加或减少的电流负载。
　　USB介面的设计，是给桌面系统与周边设备之间，提高一种高速的串行介接能力。还有，UB介面有一根电压供电线，可用来给连接着的周边设备供电。如果没有负载插入到USB插座里，它就是个开路的插座。由人体静电对该插座感应的ESD脉冲放电，会导通至电路板上，并会轻易地损坏USB控制器。
　　你必须确保这种高速总线里，无论数据线抑或电源线都采取了保护。并且，尽管能源管理已被写入到USB的规格中，但ESD的保护却还没有。
　　TVS器件可以用来提供适当的ESD保护。元件的放置和通路的长度仍然是重要的设计问题。同样的排布指南应该仔细参详。务令TVS和受保护线之间的通路变短，并且务令TVS器件尽可能靠近端口连接器。
　　按照USB规格的需要，应该采用固体电路能源分发开关器进行能源管理。在PC主机中，它们提供短路电流保护和差错报告给控制器IC。在USB周边设备中，它们用来进行端口切换，差错报告和供电电压斜降控制。
　　、 能源分配
　　如果将PC的电流量变化与10年前的相比，增幅之大实在令人惊诧。再加上时钟频率的大幅增加，使得PC和服务器处於极高的di/dt环境之下。例如，若L为2.5μH及C等於4×1500μF，在负载上的瞬变其数量级为200mV峰对峰值，恢复时间50微秒。使问题更复杂的还有令CPU进入睡眠之类的模式，然後迅速地唤醒起来，所产生的瞬变是每微秒20至30A的范围，因而变成为能源管理上的头痛问题。
　　从转换器观点来看，di/dt的值左右了对输出电容的选择，更特定地是电容的等效串联电阻（ESR）和等效串联电感（ESL）。低频运作的转换器需要用大的电容量来存储两个工作周期之间的电荷，这就要采用电解电容。这些电解电容虽然有很大的电容量，但随之而来也有大的ESR和ESL，两者都有违设计者心意的。此外，电解电容体积很大，不适合於表面安装技术和紧凑的封装。
　　有一种代替的办法可以降低ESR和ESL的值，简化生产过程，减少实际体积。方法是采用稍高频率的转换器，你就可以选择陶瓷电容来代替电解电容，并且得到上述的优点。同时，藉着采用多相转换器的方案，你更可将负载需求分担开来，每个转换器只需较少的输入电容，同时又能提供相同总量的电流能力。它的另一个优点是降低了输入纹波电流。在单相转换方案中，输入纹波电流等於输出的纹波电流之半。由此，对20A系统而言，其输入纹波电流是10A。但是，对於四相转换器方案，例如说，就会在这四个转换器中平分这种输出电流。现在每个供电为5A，而它们的输入纹波电流为2A。这就可以采用更小型，更便宜的输入电容器。
　　DellComputers公司（德州RoundRock市）替它的高速电脑和服务器系列开发了一种分立式，多相脉宽调制（PWM）控制器和反向DC-to-DC转换器。其设计是要符合Intel公司的高级PentiumCPU之紧迫电能／能源管理的要求。该电路自此已由Semtech公司应Dell的要求加以集成起来。采取了多相控制器和转换器的方案之後，你就要特别注意电路板的布线问题。高频下的大电流开关会影响地平面有电压的差异。
　　电路的大电流部份应该先行布线，你应该采用地平面（groundplate），或应该引入隔离或半隔离地平面区域，限制地电流进入特定区域。由输入电容器和高端及低端驱动器输出FET形成的回路包含了全部大电流，快速瞬变开关。连接上应宽即宽及应短则短，以减少回路电感。这样做就会降低电磁干扰（EMI），降低地注入的电流，并将源振铃减至最小以得到更可靠的门电路开关讯号。
　　在上述两个FET接合点与输出电感器之间的连接，应该是宽的径迹，同时尽可能地短。输出电容器应该尽可能靠近负载放置。快速瞬变负载电流是由这个电容器提供的，所以，连接线应该既宽且短，以便把电感和电阻减至最小。
　　控制器最好置於宁静地平面区域内，避免输入电容器和FET回路中的脉冲电流流入这个区域。高低端地电位参考引脚应该返回到极接近控制放大器封装的地那里。小讯号模拟地和数码地应该连接到其中一个输出电容器的地端。决不可以返回到在输入电容／FET回路内部的地。电流感测电阻回路应该保持尽可能的短。
　　、 聪明地工作
　　虽然上面的例子说明了一些方法，可预知和避免混合讯号系统的某些陷阱，但这决不是巨细无遗的。每个系统都有其自己的挑战事项，而每个设计师都有其独特的障碍要跳越。无论对付的是更困难的保护，或更严格的能源管理，选择恰当的元件是首先进行的事情。在挑战转换器，转换器控制器和TVS保护器件方面，有很广泛的选择范围。把它们放置於电路板上的正确地方就会显出能源管理和保护方面有效与否的差别。深思熟虑的布线和地平面的配置则是第叁方面的关键问题。 用於低压电路的
　　电压低於5V时，传统的PN结型TVS实际上完全不起作用。不过，有一种增强式穿通二极管（EPD），由加州柏克莱大学和Semtech公司研制出来。
　　和雪崩式TVS二极管传统的PN结构不同，这种EPD器件采用了更复杂的n+p+p-n+四层结构。它在p+和P-层采用轻掺杂，防止反向偏置的n+p+结会进入雪崩状态。
　　选择npn结构而不是pnp结构，是因为它有更高的电子迁移率和改进的箝位特性。藉着小心架构制造P-基区，结果得到的器件於2.8V至3.3V电压范围内，取得了出色的漏电，箝位和电容特性。
　　、饱胃口极大的
　　Intel的PentiumⅡ规格里，要求在500ns内电流由5A增高至20A，转换率为每微秒30A。而SemteckSC1144多相PWM控制器的能力还胜於任务所要求的。它提供了对多达四个反向DC-to-DC转换器的控制，得到所需的速度和精度。内建的5位元DAC可让输出电压作编程输出，由1.8至2.05V按50mV增量进行，由20至3.5V按100mV增量进行。
　　这种多相技术产生了由90度相移分开的四个精确输出电压。然後，这四个经数码式相移的输出一起求和，以得到所需的输出电压和电流容量。
　　以每个转换器工作於2MHz来看，设计师可以采用陶瓷电容而非电解电容，并且得到体积小，可表面安装，以及更低的ESR和ESL的好处。
　　第三篇　　信号隔离技术
　　信号隔离使数字或模拟信号在发送时不存在穿越发送和接收端之间屏障的电流连接。这允许发送和接收端外的地或基准电平之差值可以高达几千伏，并且防止了可能损害信号的不同地电位之间的环路电流。信号地的噪声可使信号受损。隔离可将信号分离到一个干净的信号子系统地。在另一种应用中，基准电平之间的电连接可产生一个对于操作人员或病人不安全的电流通路。信号的性质可以为电路设计人员指明系统可考虑的那些正确的IC。
　　第一类隔离器件依赖于无发送器和接收器来跨越隔离屏障。这种器件曾用于数字信号，但线性化问题迫使模拟信号隔离采用变压器，用调制载波使模拟信号跨越这个屏障。变压器怎么说总是难弄的，而且通常不可能制成IC，所以想出了用电容器电路来耦合调制信号以跨越屏障。作用在隔离屏障上的高转换率瞬态电压可做为单电容屏障器件的信号，所以已开发出双电容差分电路以使误差最小。现在电容屏障技术已应用在数字和模拟隔离器件中。
　　、隔离串行数据流
　　隔离数字信号有很大选择范围。假若数据流是位串行的，则选择方案范围从简单光耦合器到隔离收发器IC。主要设计考虑包括：
　　·所需的数据速率
　　·系统隔离端的电源要求
　　·数据通道是否必须为双向
　　基于LED的光耦合器是用于隔离设计问题的第一种技术。现在有几件基于LED IC可用，其数据速率为10Mbps及以上。一个重要的设计考虑是LED光输出随时间减小。所以在早期必须为LED提供过量电流，以使随时间推移仍能提供足够的输出光强。因为在隔离端可能提供电很有限，所以需要提供过量电流是一个严重的问题。因为LED需要的驱动电流可以大于从简单逻辑输出级可获得的电流，所以往往需要特殊的驱动电路。
　　对于高速应用和在逻辑信号控制下使数据流反向转送的情况，可用Burr-Brown公司的ISO 150数字耦合器。图1示出ISO150的双向应用电路。通道1控制通道2的传送方向，并配置为从A端传送到B端。加到DIA引脚的信号确定信号的流向。送到B端的高电平把通道2的那一端置为接收模式。而加到通道2A端Mode引脚的低电平则把通道置成发送模式。方向信号的状态在隔离屏障的两边都有。此电路可工作在80MHz的数据率下。
　　位串行通信的第二种变形是正在发展中的差分总线系统装置。这些系统由RS-422、RS-485和CANbus标准描述。某些系统很幸运地具有公共地，而很多系统具有不同电位的结点。当两结点相隔一定距离时，情况就更是如此。Burr-Brown公司的ISO 422是设计成用于可有这些应用的集成全双工隔离收发器。此收发器可配制为半双工和全双工（见图2）。传输率可达2.5Mbps。此器件甚至还包含了环路（Loop-back）测试功能，所以每个结点都可执行自测试功能。在此模式期间，总线上的数据被忽略。
　　、 隔离并行数据总线系统
　　并行数字数据总线的隔离将增加三个更主要的设计参量：
　　·总线的位宽度
　　·容许的偏移度
　　·时钟速度要求
　　用一排光耦合器可完成这种任务，但支持电路可能很庞杂。光耦合器之间的传播时间失配将导致数据偏移，从而引起在接收端的数据误差。为使这种问题减至最小，ISO508隔离数字耦合器（图3）支持在输入和输出端的双缓冲数据缓存。这种配置将以2MBps的速率传输数据。
　　ISO508有两种工作模式。当CONT引脚被置成低态时，在LE1信号的控制下，数据以同步模式被传送穿越屏障。在LE1高态时，数据从输入引脚传送到输入锁存。当LE1变低态时，数据字节开始传输穿越屏障。在此时间，输入引脚可用于下一代数据字节。在此模式下，可传送的数据率可达2MBps。
　　当CONT引脚被置成高态时，数据在器件内部20MHz时钟的控制下被跨越屏障发送。数据传输对外部锁存使能信号是异步的。数据以串行形式从输入锁存被选通到输出锁存。在一个字节传输完成后，整个字节移入输出锁存，输出锁存将对已传输的数据字节去偏移。对于完整的8位字节，传播延迟将小于1ms。
　　、模拟信号隔离
　　在很多系统中，模拟信号必须隔离。模拟信号所考虑的电路参量完全不同于数字信号。模拟信号通常先要考虑：
　　·精度或线性度
　　·频率响应
　　·噪声考虑
　　电源要求，特别是对输入级，也应该关注隔离放大器的基本精度或线性度不能依靠相应的应用电路来改善，但这些电路可降低噪声和降低输入级电源要求。
　　Burr-Brown的ISO124使模拟隔离简化。输入信号被占空度调制并以数字方式发送跨过屏障。输出部分接收被调制的信号，把它变换回模拟电压并去掉调制/解调过程中固有的纹波成分。由于对输入信号的调制与解调，所以应遵循采样数据系统的一些限制。调制器工作在500kHz的基频上，所以高于250kHz Ngquist频率的输入信号在输出中呈现较低的频率分量。
　　尽管输出级去掉了输出信号中载波频率的大多数，但仍然有一定量的载波信号存在。图4示出了降低系统其余部分中高频噪声污染的组合滤波方法。电源滤波器能显著地降低从电源引脚窜入的噪声。输出滤波器是一个Q为I、3dB频率为50kHz的二极Sallen-key级。这使输出纹波降低5倍。
　　对隔离电压的另一问题是输入级所需的功率。输出级通常以机壳或地为基准，而输入通常浮动在另一个电位上。因此，输入级的电源也必须隔离。通常用一个单电源，而不是理想中使用的+15V和-15V电源。
　　图5示出在ISO124输入级的一个单电压电源结合使用1NA2132双差分放大器，可将摆幅提升到输入信号电平的全范围。唯一的要求是输入端电源电压保持大于9V，这是ISO124输入电压所需要的。
　　INA2132的下半部产生一个VS+电源的一半的输出电压。此电压用作INA2132另一半的REF引脚和ISO124的GND输入是伪地。INA2132的差分输入信号的摆幅可以高于或低于新参考电平。ISO124的输出与输入一样，将是完全双极性的。
　　、隔离用的多功能
　　新的多功能数据采集IC使设计人员有机会在跨越隔离屏时完成多个任务。一个完整的数据采集器件可包含多路模拟开关，可编程增益仪表放大器、A/D转换器和一个或多个数字I/O通道。所有这些功能都是通过一个串行数据口进行控制的。Burr-Brown公司的ADS7870就是这样的一种器件。ADS7870与ISO150一起工作得很好，并示于图6。
　　在此应用中，ADS7870的每个可编程功能都置于主微处理器的控制之下，而该微处理器本身的控制是通过串行通信口写命令到寄存器来实现的。控制特性包括：
　　·多路器的选择
　　·4个差分通道或8个单端通道
　　·可编程仪表放大器的增益设置，1～
　　·12位A/D转换的初始化
　　此器件的4条数字I/O线也是有用的，可被个别地规定为报告数字信号的状态或输出数字信号。这允许隔离某些支持功能，如通过同一ISO150扩展信号多路器的电平或错误标志读出。
　　结语
　　有很多器件可供设计人员选用，并使用在系统中地电位有很大差别的设计中。每一种器件都是针对独特系统要求而设计的。新器件性能集成的高水平使得跨越隔离屏障能实现从前做不到的更复杂的操作。
　　第四篇　　高速数字系统的串音控制
　　内容：在高频电路中，串音可能是最难理解和预测的，但是，它可以被控制甚至被消除掉。
　　随着切换速度的加快，现代数字系统遇到了一系列难题，例如：信号反射、延迟衰落、串音、和电磁兼容失效等等。当集成电路的切换时间下降到5纳秒或4纳秒或更低时，印刷电路板本身的固有特性开始显现出来。不幸的是，这些特性是有害的，在设计过程中应该尽量设法避开。
　　在高频电路中，串音可能是最难理解和预测的，但是，它可以被控制甚至被消除掉。
　　、 串音由何引起？
　　当信号沿着印刷电路板的布线传播时，其电磁波也沿着布线传播，从集成电路芯片一端传到线的另一端。在传播过程中，由於电磁感应，电磁波引起了瞬变的电压和电流。
　　电磁波包括随时间变化的电场和磁场。在印刷电路板中，实际上，电磁场并不限制在各种布线内，有相当一部分的电磁场能量存在於布线之外。所以，如果附近有其它线路，当信号沿一根导线传播时，其电场和磁场将会影响到其它线路。根据麦克斯韦尔方程，时变电及磁场会使邻近导产生电压和电流，因此，信号传播过程中伴随的电磁场将会使邻近线路产生信号，这样，就导致了串音。
　　在印刷电路板中，引起串音的线路通常称为“侵入者”。受串音干扰的线路通常称为“受害者”。在任何“受害者”中的串音信号都可被分为前向串音信号和後向串音信号，这两种信号部分地由於电容耦合和电感耦合引起。串音信号的数学描述是非常复杂的，但是，如同湖面上的高速快艇，前向和後向串音信号的某些量化特徵还是能被人们所理解。
　　高速快艇对水产生两种影响。首先，快艇在船头激起浪花，弧形的涟漪好像随着快艇一起前进；其次，当快艇行驶一段时间後，会在身後留下长长的水迹。
　　这很类似於信号通过“侵入者”时，“受害者”的反应。“受害者”中有两种串音信号：位於侵入信号之前的前向信号，像船头的水和涟漪；落後於侵入信号的後向信号，像船开远後仍在湖中的水迹。
　　、前向串音的电容特性
　　前向串音表现为两种相互关联的特性：容性和感性。“侵入”信号前进时，在“受害者”中产生与之同相的电压信号，这个信号的速度与“侵入”信号相同，但又始终位於“侵入”信号之前。这意味着串音信号不会提前传播，而是和“侵入”信号同速并耦合入更多的能量。
　　由於“侵入”信号的变化引起串音信号，所以前向串音脉冲不是单极性的，而是具有正负两个极性。脉冲持续时间等於“侵入”信号的切换时间。
　　导线间的耦合电容决定了前向串音脉冲的幅值，而耦合电容是由许多因素决定的，例如印刷电路板的材料，几何尺寸，线路交叉位置等等。幅值和平行线路间的距离成比例：距离越长，串音脉冲就越大。然而，串音脉冲幅值有一个上限，因为“侵入”信号渐渐地失去了能量，而“受害者”又反过来耦合回“侵入者”。 前向串音的电感特性
　　当“侵入”信号传播时，它的时变磁场同样会产生串音：具有电感特性的前向串音。但是感性串音和容性串音明显不同：前向感性串音的极性和前向容性串音的极性相反。这因为在前进方向，串音的容性部分和感性部分在竞争，在相互抵消。实际上，当前向容性和感性串音相等时，就不存在前向串音。
　　在许多设备中，前向串音相当小，而後向串音成了主要问题，尤其对於长条形电路板，因为电容耦合增强了。但是，在没有仿真的前提下，实际无法知道感性和容性串音抵消到何种程度。
　　如果你测到了前向串音，你就可以根据其极性判别你的走线是容性耦合还是感性耦合。如果串音极性和“侵入”信号相同，容性耦合占主要地位，反之，感性耦合占主要地位。在印刷电路板中，通常是感性耦合更强些。
　　後向串音发生的物理理和前向串音相同：“侵入”信号的时变电场和磁场引起“受害者”中的感性和容性信号。但是这两者之间也有所不同。
　　最大的不同是後向串音信号的持续时间。因为前向串音和“侵入”信号的传播方向及速度相同，所以前向串音的持续时间和“侵入”信号等长。但是，後向串音和“侵入”信号反方向传播，它滞後於“侵入”信号，并引起一长串脉冲。
　　与前向串音不同，後向串音脉冲的幅值与线路长度无关，其脉冲持续期是“侵入”信号延迟时间的两倍。为什麽呢？假设你从信号出发点观察後向串音，当“侵入”信号远离出发点时，它仍在产生後向脉冲，直到另一个延迟信号出现。这样，後向串音脉冲的整个持续时间就是“侵入”信号延迟时间的两倍。
　　、後向串音的反射
　　你可能不关心驱动芯片和接收芯片的串音干扰。然而，你为什麽要关心後向脉冲呢？因为驱动芯片一般是低阻输出，它反射的串音信号多於吸收的串音信号。当後向串音信号到达“受害者”的驱动芯片时，它会反射到接收芯片。因为驱动芯片的输出电阻一般低於导线本身，常常引起串音信号的反射。
　　与前向串音信号具有感性和容性两种特性不同，後向串音信号只有一个极性，所以後向串音信号就不能自我抵消。後向串音信号及其反射之後的串音信号的极性和“侵入”信号相同，其幅值是两部分之和。
　　切记，当你在“受害者”的接收端测到後向串音脉冲时，这个串音信号已经经过了“受害者”驱动芯片的反射。你可以观察到後向串音信号的极性和“侵入”信号相反。
　　在数字设计时，你常常关心一些量化指标，例如：不管串音是如何产生，何时产生，前向还是後向的，它的最大噪声容限为150mV。那麽，存在简单的能够精确衡量噪声的方法吗？简单的回答是“没有”，因为电磁场效应太复杂了，涉及到一系列方程，电路板的拓扑结构，芯片的模拟特性等等。
　　、 串音消除
　　从实践观点出发，最重要的问题是如何去除串音。当串音会影响电路特性时，你该怎麽办？
　　你可以采取以下两种策略。一种方法是改变一个或多个影响耦合的几何参量，例如：线路长度、线路之间的距离、电路板的分层位置。另一种方法是利用终端，将单线改成多路耦合线。合理的设计，多线终端能够取消大部分串音。
　　、 线路长度
　　很多设计者认为缩短线路长度是降低串音的关键。事实上，几乎所有电路设计软件都提供了最大并行线路的长度控制功能。不幸的是，仅改变几何数值，是很难降低串音的。
　　因为前向串音受耦合长度影响，所以当你缩短没有耦合关系的线路长度时，串音几乎没有减少。再者，如果耦合长度超过驱动芯片下降或上升时延，耦合长度和前向串音的线性关系会到达一个饱和值，这时，缩短已经很长的耦合线路对减少串音影响甚小。
　　一个合理的方法是扩大耦合线路间的距离。几乎在所有情况下，分离耦合线路能够大大降低串音干扰。实践证明，後向串音幅值大致和耦合线路间的距离的平方成反比，即：如果你将这个距离增加一倍，串音降低四分之叁。当後向串音占主要地位时，这个效果更加明显。
　　、隔离难度
　　要增大耦合线路间的距离并不是很容易的。如果你的布线非常密，你必须花很多精力才能降低布线密度。如果你担心串音干扰，你可以增加一或二个隔离层。如果你必须扩大线路或网络间的距离，那麽你最好拥有一个便於操作的软件。线路宽度和厚度同样影响串音干扰，但是其影响远小於线路的距离因素。所以，一般很少调整这两个参量。
　　因为电路板的绝缘材料存在介电常数，也会产生线路间的耦合电容，所以降低介电常数也可减少串音干扰。这个效果并不很明显，特别是微带电路　　部分介电质已经是空气了。更重要的是，改变介电常数并不那麽容易，特别是在昂贵的设备中。一个变通的办法是采用较贵的材料，而不是FR-4。
　　介电质厚度，很大长度上影响了串音干扰。一般的，使布线层靠近电源层（Vcc或地），能够降低串音干扰。改善效果的精确数值需要通过仿真来确定。
　　、分层因素
　　一些印刷电路板设计者仍然不注意分层方法，这在高速电路设计中是个重大失误。分层不但影响传输线的性能，例如：阻抗、延迟和耦合，而且电路工作易於失常，甚至改变。例如，通过减少5mil的介电质厚度来降低串音干扰，这是不可以的，虽然在成本和工艺上都能做到。
　　另外一个容易忽略的因素是层的选择。很多时候，前向串音是微带电路中的主要串音干扰。但是，如果设计合理，布线层位於两个电源层之间，这样就很好地平衡了容性耦合和感性耦合，具有较低幅值的後向串音便成为主要因素。所以，仿真时你必须注意，是哪种串音干扰占主要地位。
　　布线和芯片的位置关系对串音也有影响。因为後向串音到达接收芯片後反射到驱动芯片，所以驱动芯片的位置和性能是非常重要的。因为拓扑结构的复杂性，反射及其它因素，所以很难解释串音主要受谁影响。如果有多种拓扑结构供选择，最好通过仿真来确定哪种结构对串音影响最小。
　　一个可能减少串音的非几何因素是驱动芯片本身的技术指标。一般原则是，选择切换时间长的驱动芯片，以减少串音干扰（解决很多其它由於高速引起的问题也如此）。即使串音不严格地和切换时间成正比，降低切换时间仍然会产生重大影响。许多时候，你对驱动芯片技术无法选择，你只能改变几何参量来达到目的。 通过终端降低串音
　　众所周知，一根独立、无耦合传输线的终端连接匹配阻抗，它就不会产生反射。现在考虑一系列耦合的传输线，例如，叁根互相有串音的传输线，或一对耦合传输线。如果利用电路分析软件，可以导出一对矩阵，分别表示传输线本身和相互间的电容和电感。例如，叁根传输线可能有下列的C和L矩阵：
　　在这些矩阵中，对角线元素是传输线自身值，非对角线元素是传输线相互间的值。（注意它们是用每单位长度的pF和nH来表示的）。可以用精良的电磁场测试仪来确定这些值。
　　可以看出，每一组传输线也有一个特徵阻抗矩阵。在这个Z0矩阵中，对角线元素表示传输线对地线的阻抗值，非对角线元素是传输线耦合值。
　　对於一组传输线，与单根传输线类似，如果终端是与Z0匹配的阻抗阵，它的矩阵几乎是相同的。所需的阻抗不必是Z0中的值，只要组成的阻抗网络与Z0匹配就行。阻抗阵中不仅包括传输线对地的阻抗，而且包括传输线之间的阻抗。
　　这样的一个阻抗阵具有良好的性质。首先它可以阻止非耦合线中串音的反射。更重要的是，它可以消除已经形成的串音。
　　、致命武器
　　可惜的是，这样一个终端是昂贵的，而且是不可能理想实现的，因为一些传输线之间的耦合阻抗太小了，会导致大电流流入驱动芯片。传输线和地之间的阻抗也不能太大以致於不能驱动芯片。如果存在这些问题，而你还打算利用这类终端，加几个交流耦合电容试试看。
　　尽管实现中存在一些困难，阻抗阵列终端仍是对付信号反射和串音的致命武器，特别对於恶劣情况。在其它环境下，它可能起作用，也可能不起作用，但仍不失为一种值得推荐的方法。