基于8位高速微控制器IP软核的设计与实现

本文介绍的是基于RISC体系结构的8位高速MCU IP软核的设计与实现，采用Verilog HDL自上而下地描述了MCU IP软核的硬件结构，并验证了设计的可行性和正确性。在实际硬件电路中，该IP核的运行频率达到75MHz，可应用于高速控制领域。

技术文章 - pcbaok - 2009-10-19 10:56:16