3D工艺之争各厂商众说纷纭

4月26日英特尔制程技术部门的主管Mark Bohr在Ivy Bridge处理器发布会上指出，Fabless(无晶圆厂)半导体经营模式已经快到穷途末路。他认为，台积电最近宣布只会提供一种20纳米制程，就是一种承认失败的表示，显然他们无法在下一个主流制程节点提供如3D电晶体所需的减少泄漏电流的工艺技术。同时，高通不能使用台积电22纳米的制程技术，晶圆代工模式正在崩塌。
　　Bohr认为，此次Ivy Bridge处理器能够研发成功，其秘诀之一就是来自于制程技术与晶片设计者之间的紧密关系，而这只有在IDM模式的工厂中才能实现。英特尔客户端PC事业群新任总经理Kirk Skaugen、Bohr和负责Ivy Bridge处理器的专案经理Brad Heaney在主持问答会时一同做出了上述表示。“IDM模式制造产品，确实有助于我们解决生产Ivy Bridge这样一款小尺寸、复杂元件时所遭遇的问题。”
　　据报道，当下，业界也有不少人持类似这种观点。EETimes美国版中有不少文章谈到晶片设计业者与制程技术提供者之间，需要有更紧密的合作关系。一位来自Nvidia实体设计部门的负责人最近在Mentor Graphics的年度会，也强调了相同的论点。
　　台积电：3D架构在14纳米之前并非必要
　　据报道，台积电与GlobalFoundries的研发主管提出了很有说服力的研发数据例子，证明3D电晶体架构在14纳米制程节点之前并非必要。台积电表示，20纳米节点并没有足够的回旋空间来创造高性能制程与低耗电制程之间的明显变化。
　　对于台积电的20纳米制程计划，高通不发表评论。但高通在最近财务季报发表会上表示，该公司无法得到台积电足够的28纳米制程产能以因应其需求，目前正寻求多个新代工来源，并预期能在今年稍晚正式进行28纳米制造工艺委托下单。
　　ARM：3D晶体管不会改变产业格局
　　ARM公司的吴雄昂认为，英特尔3D晶体管不会改变产业格局。吴雄昂说，FinFet/3D晶体管技术的开发涉及业界多家企业，该创新并不是英特尔独有的。业界将在下一代产品中逐渐采用该技术，到那时该技术会被应用于SoC设计。所以英特尔3D晶体管并不会给消费电子或者移动产品市场的竞争带来变化。整个ARM生态系统在22纳米节点上非常积极，并已经开始投身20纳米，而ARM也在积极开发针对这些节点的IP。
　　在消费电子和移动产品领域，使用较之服务器和台式电脑晚一代的工艺技术并不是一件新鲜事。但是在消费电子和移动产品领域，由于其市场规模以及产品价格的因素，一个成本、性能和功耗的最佳组合非常重要，代工厂的生产能力也非常重要。
　　3D工艺技术在最初的几代产品中需要设计与制造之间紧密合作，探索完善设计流程。因此，暂不适用于高度集成的移动片上系统设计，而此系统设计目前正在推动着广泛的半导体行业内的创新。
　　吴雄昂指出，英特尔的这一技术与他们在工艺上的创新相一致。而ARM的创新则来自于生态系统，涵盖工艺、微架构和片上系统(SoC)设计等多方面。
　　IBM:寻求材料解决散热问题
　　IBM公司正在保密情况下进行一种以更为成熟的3D技术进行IC产品的批量生产，其3D技术使用的是低密度硅通孔技术。据报道，该项技术目前的主要问题是散热问题，预计在2012年底前解决这些问题。
　　另据报道，IBM已经与3M公司合作，寻求一种材料来解决3D IC生产中面临的散热技术问题。3M的任务是创造一种适合堆叠裸片间使用的底部填充材料，这是一种电气绝缘材料(像电介质)，导热性比硅要好(像金属)。 “现在我们正在做试验，到2013年希望开始广泛的商用。”3M公司电子市场材料事业部技术总监陈明说。
　　“拥有一技之长的年代已经过去。”IBM公司研究副总裁Bernard Meyerson表示，如果仅依靠材料或芯片架构或网络架构或软件和集成，就可能无法赢得3D竞争。要想打赢这场战争，则需要尽可能全面地使用所有资源。
　　3D芯片堆叠并非最新技术
　　据报道，目前最先进的技术应该是使用硅通孔的3D芯片堆叠，几乎主要的半导体公司都在研究这种技术。
　　去年举行的国际固态电路会议上，三星公开宣布了其2.5D技术，据称这种2.5D技术非常适合位于在系统级芯片上进行带硅通孔和微凸块的堆叠式 DRAM裸片。三星准备把这种技术用在1Gbit移动DRAM产品上，并计划在2013年使移动DRAM容量提高到4Gbit。
　　赛灵思公司推出了一种2.5D封装工艺的多FPGA解决方案，这种工艺可在硅中介层上互连4个并排且带微凸块的Virtex-7 FPGA。目前，台积电也正在生产这种硅中介层，使用硅通孔技术重新分配FPGA的互连，台积电已承诺将在2013年向其代工客户提供这种转换技术。
　　还有多家公司目前都在进行3D IC生产技术的研发。Tezzaron Semiconductor公司为其钨硅通孔工艺提供3D IC设计服务已经有多年。Tezzaron的FaStack工艺可以从薄至12微米晶圆上的异质裸片制造3D芯片。这种工艺具有针对堆叠式DRAM的宽 I/O特性，其亚微米互连密度高达每平方毫米100万个硅通孔。
　　3D技术可以给芯片设计带来许多新的想法。设计师必须采用不同的思维方式，以创新的方式组合CPU、内存和I/O功能，这是每样东西只能在邮票大小的面积上并排放置不能做到的。
　　据有关资料，生产3D IC的技术并不是很新的技术，堆叠芯片想法本身可以追溯到1958年颁发给晶体管先驱William Shockley公司的早期专利。从那以后，业界已经使用了许多堆叠式裸片配置方案。比如，将MEMS传感器堆叠在ASIC之上，或将小的DRAM堆叠在处理器内核上等。
　　去年获得EE Times年度ACE创新大奖的Zvi Or-Bach则认为3D IC设计师需要从硅通孔技术过渡到超高密度的单片3D技术。BeSang Inc声称正在制造无硅通孔的单片3D内存芯片原型，并有望于2012年首次亮相。
　　据报道，目前有许多半导体协会都在研究制定3D技术标准。国际半导体设备与材料组织(SEMI)有4个小组专攻3D IC标准。其三维堆叠式集成电路标准委员会包括SEMI成员Globalfoundries、惠普、IBM、Intel三星和United Microelectronics Corp.(UMC)以及Amkor、ASE、欧洲的校际微电子中心(IMEC)、亚洲工业技术研究院(ITRI)、奥林巴斯、高通、Semilab、东京电子和赛灵思公司等。
　　IC观察
　　模式之争，让数据来说话
　　3D已经成为半导体微细加工技术到达物理极限之后的必然趋势，目前正处于3D工艺的探索期。
　　在这一过程中，以及今后在实现3D工艺的发展趋势中，半导体产业发展模式到底如何演义，会不会成为Fabless+Foundry这种发展模式的终结?可能最有发言权的还是那些身处产业前沿的一线公司的高管们。
　　不过，我们可以从对宏观数据的分析中获得对大趋势判断的一些基本方法。如果在今后的销售额统计数据中，以Intel为代表的IDM阵营销售额增长快于以台积电为代表的Foundry阵营，或者IDM阵营的销售额增长快于以高通、ARM为代表的Febless阵营，则表明IDM模式暂时胜出。
　　即使IDM模式胜出也只能算是暂时的，因为3D工艺终将会走向成熟，过了目前的探索发展期后，还会是Fabless+Foundry模式胜出的。那时，Foundry厂家将能够向Fabless公司提供更加稳定的工艺参数。
　　这次的3D工艺探索期，在时间跨度上可能比上世纪70年代平面半导体工艺的探索期要短很多，毕竟今天的计算机和软件科技水平已经达到了一个新高度，这有助于缩短3D工艺的探索期和过渡期。
　　产业实际发展很可能出现这种情况：在这次3D技术跨越中，平面工艺也同时并行向前发展，两者并存一段很长的时期。因此，有可能出现即使在3D探索期，IDM模式也难于胜出的可能性，因为Fabless公司完全可以凭借现有的平面工艺来进行新应用设计，在3D工艺不成熟前继续进行平面工艺 Foundry委托加工，一旦Foundry工厂有了成熟的3D工艺，则可以及时地用“零时间跨度”的方式转到3D工艺委托加工方面。这样在宏观销售统计数据中，将很有可能看不到IDM阵营明显高出Fabless阵营和Foundry阵营的情况。